你的位置:首页 > EMC安规 > 正文

如何调整PCB布局?降低超级结MOSFET辐射、提高效率

发布时间:2014-04-09 责任编辑:sherryyu

【导读】目前提高效率已成为关键目标,为了获得更好的EMI而采用慢开关器件的权衡并不值得。而鉴于与传统平面MOSFET技术相比,超级结MOSFET可显著降低导通电阻和寄生电容。 可很大程度的提高效率,但是弊端就是会形成高频噪声和辐射EMI。那怎么办呢?本文教大家一个方法:调整调整PCB布局来降低辐射EMI,噪声。那么如何调整PCB布局呢?请看下文。
 
基于最近的趋势,提高效率成为关键目标,为了获得更好的EMI而采用慢开关器件的权衡并不值得。超级结可在平面MOSFET难以胜任的应用中提高效率。与传统平面MOSFET技术相比,超级结MOSFET可显著降低导通电阻和寄生电容。 导通电阻的显著降低和寄生电容的降低虽然有助于提高效率,但也产生电压(dv/dt)和电流(di/dt)的快速开关转换,形成高频噪声和辐射EMI。
 
封装和布局中的寄生元件
 
为驱动快速开关超级结MOSFET,必须了解封装和PCB布局寄生效应对开关性能的影响,以及为使用超级结所做的PCB布局调整。主要使用击穿电压为500-600V的超级结MOSFET。在这些电压额定值中,工业标准TO-220、TO-247、TO-3P和TO-263是应用最广泛的封装。封装对性能的影响有限,这是因为内部栅极和源极绑定线长度是固定的。只有引脚的长度可以改变,以减少封装的源极电感。如图1(a)所示,10 nH的典型引线电感看起来不大,但这些MOSFET的di/dt可轻松达到500 A/μs! 假定di/dt为500A/μs,10nH引线电感上的电压为VIND = 5 V;而10nH引线电感的关断di/dt为1,000 A / μs,可产生VIND = 10 V的电压。大多数应用和设计都未考虑到此附加电感也会产生电压,但这一点不可忽视。以上简单计算显示,封装的总源极电感,即绑定线和引脚电感必须降低至可接受的数值。噪声的另一个来源是布局寄生效应。有两种可见的布局寄生效应: 寄生电感和寄生电容。1 cm走线的电感为6-10 nH,通过在PCB顶部添加一层并在PCB底部添加GND层,可降低此电感值。另一类型是寄生电容。图1(b)显示了布局中容性寄生效应的原理。寄生电容由两条相近走线之间或走线与另外一侧的地平面之间引起。另一种电容为器件和地平面间的电容。PCB 板两面上的两个并行走线能够增加电容,同时还能减少回路电感,从而减少电磁噪声辐射。下次设计需要超级结MOSFET时,请考虑这些布局提示。
 
相关阅读:

精华:搞定开关电源PCB布线设计的八大要点
http://www.cntronics.com/emc-art/80022559
低成本PCB设计与布局
http://www.cntronics.com/gptech-art/80022565
经验分享:6大方法助你降低车用PCB缺陷率
http://www.cntronics.com/emc-art/80022374
要采购开关么,点这里了解一下价格!
特别推荐
技术文章更多>>
技术白皮书下载更多>>
热门搜索
 

关闭

 

关闭