用于超低功率32位单片机生态系统

Microchip 提供了广泛的超低功耗和低功耗的MCUs,平衡了功耗和性能,满足了追求高功能的电力受限应用的需求。

Murata MEX1031传感器评估板

用于研究检查ZPA2326-0311A气压传感器性能,ZPA2326-0311A传感器器件是一款电容式MEMS器件,设有ASIC和I2C接口。

英飞凌BGT24Mxx硅锗MMIC方案

是目前市场上集成度最高的 24GHz ISM 波段雷达收发器系列,采用了 RC 多相滤波器来生成 LO 正交相位。

抗混叠滤波器的三大设计指导原则,你可知道?

2015-12-21 来源:EDN电子技术设计 [责任编辑:wenwei]
分享到:
5分
【导读】抗混叠滤波器的设计包括一个过采样架构和一个补充数字抽取滤波器。这个过采样架构将那奎斯特频率放置在远离信号带宽的位置上,而数字抽取滤波器衰减大多数有害的带外信号。当把二者组合在一起时,它们可以实现更加自由的抗混叠滤波器响应,只需几个分立式组件即可实现这一功能。
 
图1:用一个适当的抗混叠滤波器来阻止这些混叠
图1:用一个适当的抗混叠滤波器来阻止这些混叠
 
我们知道,在高精度ADC应用中使用抗混叠滤波器是有益的,不过,设计合适的抗混叠滤波器也同样重要—如果你不小心的话,就像把有害误差从系统中消除一样,很容易将有害误差引入到你的系统中。在为你的应用设计抗混叠滤波器时,请考虑以下3个通用指导原则:
 
1.选择你的滤波器截止频率
 
最简单的抗混叠滤波器是一个单极、低通滤波器,如图2所示,它使用一个串联电阻器 (R) 和共模电容器 (CCM)。设计这个滤波器的第一步就是选择所需的截止频率,fC。在fC上,滤波器的响应滚降至-3dB,并且在频率域范围内继续以-20dB/十倍频的速度减少。
 
选择一个比ADC调制器采样频率,fMOD,至少低十倍频的截止频率,其目的在于,在这些频率上以10倍或更高倍数打压带外噪声。对于增加的衰减,通过增加R和CCM 的值来进一步减少截止频率。我在上一篇文章中提到过,你的数字抽取滤波器的用途就是提供帮助,所以就没有必要在所需信号带宽之后立即设定你的抗混叠滤波器截止频率。
 
方程式1计算出单极、低通滤波器的截止频率为-3dB:
 
图2.ADC输入上的单极、低通滤波器
图2.ADC输入上的单极、低通滤波器
 
有时候,一个单极、低通滤波器也许还不够。诸如振动感测等应用也许是用更少的过采样来分析更宽带宽上的信号。这就使数字抽取滤波器的通带更加靠近fMOD,并且使得抗混叠滤波器的滚降空间更小。在这些情况下,你可以添加一个包含额外RC对的第二极或第三极,以实现一个更加灵敏的滤波器响应。
 
图3中显示的是,设计用于ADC的单极和双极滤波器的响应;这个ADC在fMOD = 1MHz上对输入进行采样。双极滤波器扁平通带向外扩展至大约20kHz,并且仍然能够在1MHz上实现-60dB的衰减。
 
图3.单极和双极低通滤波器的频率响应
图3.单极和双极低通滤波器的频率响应
 
2.考虑差分与共模滤波器之间的关系
 
很多ADC转换两个独立输入之间(例如INP与INN)的电压,所以,设计人员经常在每个输入上放一个共模滤波器,以保持系统共模抑制 (CMR)。然而,组件容差将使任意两个滤波器不匹配,并且会降低频率范围内的CMR性能,这是因为对共同信号的滤波操作不同。这就通过人们已知的共模至差分转换产生一个差分信号误差。
 
方程式2使用电阻器容差,RTOL,和电容器容差,CTOL,计算出共模抗混叠滤波器在指定频率下的CMR:
 
抗混叠滤波器的三大设计指导原则,你可知道?
 
对于需要高CMR的应用,如图4中所示,可以考虑添加一个差分滤波器,以便为2个共模滤波器提供补充。通过将差分电容器CDIFF 增加到比CCM大10倍,将差分截止频率设定为比共模截止频率低10倍频。这样可以减轻由共模组件不匹配所引入的误差,并且生成一个更加灵敏的总体滤波器响应。方程式3计算出差分低通滤波器的截止频率。需要注意的是,分母中有一个额外的因子2。
 
图4.添加了一个差分滤波器的共模滤波器
图4.添加了一个差分滤波器的共模滤波器
 
3.选择合适的组件值
 
将电阻器添加到信号路径中将在测量中引入有害噪声和误差,所以,不论何时都有必要将它们控制在合理的范围内。
 
电阻器噪声—也被称为Johnson或热噪声—可被建模为电压源与你的理想“无噪声”电阻器相串联。总的说来,你不希望电阻器热噪声占据整条信号链,那么,将其保持在ADC的噪底以下就非常重要。方程式4计算出电阻器热噪声的噪声密度,vn:
 
抗混叠滤波器的三大设计指导原则,你可知道?
 
在这里,k = 玻尔兹曼常量 (1.38E-23 J/K),而T是温度值,单位为开尔文。
 
串联电阻也会在输入偏置电流出现时引入小的偏移电压。虽然你也许能够在之后校准这个值,不过还是要尽可能地限制电阻器尺寸,特别是在偏置电流有可能变得很大时更应如此。
 
与滤波器电阻器不同,你能够使用的电容器的值越高,效果就越好。如需了解其中的原因,就必须知道ADC是如何对输入进行采样的。
 
不包含集成缓冲器的增量-累加ADC的输入直接与ADC调制器的开关电容器采样结构相连。这个采样结构包含一个开关网络,以及电容值大约为10pF或20pF的采样电容器。图5显示的是一个经简化示例。
 
图5.一个ADC中的经简化开关电容器采样结构
图5.一个ADC中的经简化开关电容器采样结构
 
采样期间,这个开关电容器电路在外部电路上放置了一个瞬态负载。这个滤波电容器帮助减少来自调制器的采样电荷注入,并且提供为采样电容器,CSAMPLE,充电所需的某些瞬时电流。滤波电容器越大,可用的电荷就越多。由于其高Q因子、低温度系数、以及稳定的电气特性,请使用NP0/C0G类型的陶瓷电容器。较大的电容器值也会改进总谐波失真 (THD) 等AC技术规格,不过,需牢记的是,这就增加了滤波器的RC时间常量,并且需要一个更长的稳定时间。
 
我希望这3条指导原则已经使你为下一次的抗混叠滤波器设计做好准备。




推荐阅读:







 
关键字:抗混叠滤波器 ADC 
本文链接:http://www.cntronics.com/gptech-art/80030472
分享到:
推荐给同仁
6
0
查看全部评论
有人回复时发邮件通知我

关于我们 | About Us | 联系我们 | 隐私政策 | 版权申明 | 投稿信箱

反馈建议:editor@eecnt.com     客服电话:0755-26727371

Copyright © WWW.CNTRONICS.COM  All Rights Reserved 深圳市中电网络技术有限公司 版权所有   粤ICP备10202284号-1 未经书面许可,不得转载本网站内容。