【导读】在宽带隙半导体的辅助下，图腾柱功率因数校正技术日渐成熟，与损耗很低的SiC FET搭配使用后，发挥了全部潜力。
博客
美国西北太平洋沿岸发现的图腾柱有一系列用途，包括用作装饰和纪念，有些表示欢迎。我不知道在将TTL逻辑电路内以互补方式驱动的两个晶体管堆叠命名为“图腾柱”时，那个工程师在想什么图片图片。
但是，这个术语现在无疑很受功率界的欢迎，用它构成了“图腾柱”功率因数校正级。图腾柱功率因数校正级与图腾柱这种伟大雕刻的关联很微弱，但是与TTL输出级的相似度却显而易见，它含两组堆叠开关，交替驱动，一个支路以交流线路频率运行，另一个以高频运行。
【图1. 图腾柱PFC电路】
这种电路布置的关键在于可以通过解析发现它与全桥交流整流器后接功率因数校正升压电路等价，尤其是由于功率流路线上的元件较少，损耗更低。图腾柱电路中只需要两个线路交流整流器二极管，甚至这两个二极管也可以由同步整流MOSFET替代，实现更低的损耗。从比例上看，在交流/直流转换器的低压线路中，桥整流器可以占到接近2%的能效损耗，如果端到端电源的目标能效可以达到96%以满足80+钛金标准，则应该为消除2%而努力。
工作原理
在电路中，对于交流线路的一个极而言，一个开关（如Q1）用于导电，另一个（Q2）用于阻挡电流。这样，功率会进入该极，流入Q3和Q4，它俩构成一个经典的PFC升压转换器，其中Q3作为开关，Q4作为同步整流器运行，以便利用标准主电源生成约400V直流电。在另一个交流线路极，Q2导电，Q1阻挡，而相对的半正弦波极路由到升压转换器，但是现在Q4是开关，Q3配置为同步整流器以生成同样的高压直流轨。由于以同步开关作为二极管，该电路的导电损耗只能由半导体导通电阻、电感器电阻和连接电阻进行限制。举例而言，由于开关技术的进步，MOSFET现在的RDS(on)值似乎使其成为了低功率到功率相对较高的电路的一种理想选择。不过有一个问题，采用硅MOSFET，动态损耗可能很高，以致于电路无法工作。主要问题是在作为同步升压整流器运行时，由MOSFET体二极管恢复造成的功率损耗。在MOSFET沟道被有效驱动执行关闭和打开之间始终有“死区时间”，从而避免交叉导电，在这期间，整个体二极管通过“换流”导电，同时存储不想要的电荷。这一效果仅在“连续导电”模式下发生，在此模式下，在每个开关循环中，电感器电流任何时候都不会低至零，但是这种模式是较高功率下的优选模式，可将开关和电感器内的峰值电流和电流有效值控制在特定范围内，以实现低导电损耗。
宽带隙开关支持实现可行的解决方案
因为上述原因，作为一种恼人的拓扑，图腾柱PFC级从诞生起就黯淡无光，直至半导体技术发展起来，诞生了宽带隙半导体。碳化硅MOSFET的体二极管反向恢复电荷比硅MOSFET低很多，而氮化镓HEMT单元则没有该电荷，因此该拓扑的时代到来了。现在，我们可以切实讨论在交流/直流前端实现99%以上的能效，但是实际实施仍有一些困难，因为SiC MOSFET和GaN都需要非常特定的栅极驱动条件才能实现效率的最后一位小数点和维持可靠性。
栅极驱动问题已经通过在设计中采用UnitedSiC制造的SiC FET得到解决，SiC FET是SiC JFET和硅MOSFET的共源共栅结构。现在，栅极可以在“正常”的MOSFET或IGBT电平下驱动，并距离绝对最大+/-值有很大的安全裕度，在驱动器件完全打开时也有稳定的阈值水平，这很大程度上取决于时间和温度。不过还有别的情况，在相同电压级和相同晶粒面积下，SiC FET的导通电阻比SiC MOSFET和GaN晶体管低得多，因此每个晶圆制造的晶粒数得以提高，而反过来，在导通电阻相同的条件下，晶粒面积会变小，这使得器件电容较低，开关损耗因而也较低。最终的结果是整体损耗较低，有简单的栅极驱动，还可以确信，由于GaN器件中缺少高能量雪崩额定值，可靠性不会受损。
图腾柱一词来自亚尔冈京语“odoodem”，意思是“亲属群体”，对于巧妙的拓扑和接近理想的SiC FET开关的组合而言，的确不失为一个好名字。
免责声明：本文为转载文章，转载此文目的在于传递更多信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行处理。
推荐阅读：
