【导读】随着AI从大模型走向智能体（Agentic AI），CPU正在重新成为整个AI系统的核心。就比如，最近英特尔就说随着AI从模型训练迈向推理和智能体应用，数据中心正在经历新一轮架构重构。在这一过程中，CPU不再只是辅助角色，而是重新成为AI基础设施的调度中心和控制中枢。
RISC-V作为开放且极具拓展性的指令集，正在在Agentic AI时代争夺越来越多的定义权。
2026年WAIC期间，在芯原主办的“RISC-V和物理智能论坛”上，灵睿智芯联合创始人、副总裁李华庆围绕Agentic AI时代CPU的新定位、高性能RISC-V的发展趋势，以及灵睿智芯在高性能RISC-V CPU领域的布局进行了分享。
智能体时代，CPU重新成为系统核心
李华庆认为，今年以来，随着Agentic AI的发展，AI已经从'会聊天'逐渐演变为'会做事'，真正开始成为生产力工具。
与生成式AI相比，智能体最大的变化并不仅仅来自大模型（Model），更重要的是围绕模型运行的一整套Agent框架（Harness）。这一层负责智能体之间的调度、协同、任务执行以及系统管理，而这些工作几乎都需要CPU完成。
例如，智能体运行过程中涉及的大量系统级任务，包括多智能体调度、沙盒创建与销毁、权限管理、状态监控、安全隔离等，都依赖CPU完成；CPU还承担着智能体记忆管理的重要职责；短期记忆中的KV Cache、超长上下文管理需要CPU协调；长期记忆涉及向量数据库、知识图谱、外部知识库的访问和检索，同样由CPU负责调度；无论是网页抓取、脚本执行，还是各类工具调用（Tool Calling），本质上都是CPU最擅长处理的工作。
因此，在Agentic AI时代，CPU已经不再只是AI加速器的'辅助角色'，而成为整个智能体运行框架的控制中心。
CPU开始更多参与AI推理
CPU在大模型推理过程中的作用也正在持续增强。李华庆表示，在生成式AI时代，CPU主要负责数据预处理、后处理以及I/O调度，大部分计算任务仍由GPU或AI芯片承担。随着大模型技术不断演进，越来越多推理任务开始由CPU参与完成。
例如，对于'唐朝从哪一年到哪一年、共有多少位皇帝'这类稳定、不随时间变化的知识，系统完全可以由CPU结合缓存和数据库直接完成查询，而无需再次调用大模型进行推理，不仅能够降低推理延迟，也能减少整体功耗。
随着CPU越来越深度地参与推理流程和智能体运行框架，它正在成为下一代AI系统新的性能瓶颈，也因此重新成为架构优化的重点。
RISC-V为智能体提供可扩展计算平台
面对智能体和具身智能日益复杂的应用场景，传统通用CPU越来越难兼顾所有业务需求。李华庆认为，在摩尔定律放缓、工艺红利逐渐减弱的背景下，未来提升计算效率的重要方向已经从单纯依赖先进制程，转向软硬协同设计。
RISC-V最大的优势，正是开放、可扩展和可定制。开发者可以针对不同应用场景增加专用指令和硬件模块，让CPU更加贴近具体业务，实现领域专用优化，而不是依靠一颗完全通用的处理器覆盖所有应用。
对于国内产业而言，RISC-V既具备自主可控能力，又能够保持与全球生态兼容，为智能体时代提供了新的技术路线。
李华庆认为，Agentic AI天然需要大量针对场景的架构创新，而RISC-V开放指令集为这些创新提供了充分空间，无论是流水线优化、专用计算单元，还是系统级协同，都可以围绕具体应用进行联合设计。
高性能RISC-V开始进入数据中心
近年来，RISC-V生态保持高速发展，参与企业不断增加，产品类型也越来越丰富。不过，李华庆指出，2025年以前，大多数RISC-V产品仍主要集中在MCU、IoT和AIoT等嵌入式市场。
虽然包括NVIDIA在内的国际厂商每年部署数十亿颗RISC-V内核，但更多承担的是控制器等辅助功能，其自身附加值并不高。
整个产业也意识到了这一问题。2024年，RISC-V国际社区正式批准RVA23规范，引入虚拟化、向量扩展等一系列面向高性能CPU的重要特性，为服务器和数据中心应用奠定基础。
自2025年以来，高性能RISC-V CPU开始密集发布。包括阿里达摩院推出玄铁C930，随后又发布玄铁C950；2026年，灵睿智芯也正式发布首款高性能RISC-V CPU内核。随着CPU IP逐渐成熟，面向服务器的数据中心级RISC-V芯片也开始陆续出现。
李华庆认为，高性能RISC-V已经进入产业发展的新阶段。
智能体时代需要怎样的CPU？
在李华庆看来，一颗面向Agentic AI的高性能CPU，需要同时满足AI计算、系统管理以及开放扩展等多方面能力。
从计算模式来看，智能体属于典型的混合计算（Hybrid Computing）。
除了传统矩阵计算之外，还包含Token处理、数据管理、任务调度以及大量控制逻辑，因此CPU不仅需要具备基础AI计算能力，还需要提供丰富的扩展接口，支持针对不同应用增加专用加速模块，而这正是RISC-V架构最大的优势。
超深、超宽流水线提升处理能力
为了提升处理器吞吐能力，灵睿智芯重点优化了CPU流水线设计。李华庆将CPU流水线比作汽车生产线：一条设计优秀的流水线可以拥有上百道工序，但如果物料供应不足，最终产能仍然无法提升。
除了增加流水线深度之外，更重要的是提高每个周期能够处理的指令数量，确保流水线始终保持高利用率。
据介绍，灵睿智芯P100 CPU采用超过20级的超深流水线设计，同时支持每周期8条指令取指、8条译码以及最多10条指令发射，属于目前业内流水线最深、发射宽度最大的RISC-V CPU设计之一。
多线程成为智能体的重要能力
除了流水线设计，多线程也是灵睿智芯重点布局的方向。李华庆介绍，同时多线程（SMT）技术与x86超线程原理类似，可以让一个物理核心同时执行多个线程。这一技术尤其适用于数据库访问、智能体调度等I/O密集型场景。
由于CPU计算速度远高于I/O速度，传统单线程处理器经常需要等待数据返回，导致计算资源闲置。多线程则能够利用等待时间切换到其他任务，提高整体资源利用率。对于数据库等典型I/O密集型应用，多线程可带来约50%至80%的性能提升。
他用厨房进行了类比：如果一位厨师只有一名配菜员，大量时间都会浪费在等待食材上；而增加多名配菜员之后，厨师可以持续炒菜，整体效率将显著提升。
目前，灵睿智芯已经实现单核四线程设计，也是全球少数支持单核四线程RISC-V CPU的企业之一。
李华庆表示，包括NVIDIA以及国内多家科研机构也都已经开始布局多线程技术，这说明智能体时代对于CPU并发能力提出了新的要求。
长时间运行，对可靠性提出更高要求
随着智能体持续运行时间不断增加，CPU可靠性的重要性也进一步提升。李华庆认为，智能体通常需要连续运行较长时间，执行复杂的决策链，一旦底层硬件发生错误，就可能在整个推理过程中不断累积和放大。
因此，企业级CPU不仅需要能够检测错误，还要能够快速隔离故障，甚至实现自动修复。
据了解，灵睿智芯已经在CPU内核层面实现了硬件级错误检测、自愈和恢复机制，以满足企业级AI系统对可靠性的要求。
面向数据中心打造国产高性能RISC-V CPU
最后，李华庆介绍了灵睿智芯的发展情况。灵睿智芯成立于2025年，是一家专注于全栈自研RISC-V CPU内核、Chiplet和芯片产品的企业，核心团队主要来自IBM，长期从事超大规模处理器研发，在CPU架构设计、软硬协同优化以及端到端解决方案方面积累了丰富经验。成立一年多以来，公司已完成两轮融资，累计融资金额超过3亿元。
技术方面，公司已完成多个关键节点验证，包括在FPGA平台成功运行类操作系统，在更大规模FPGA和仿真平台完成SPEC CPU2017测试验证。目前，公司已形成以高并发、多线程、超深超宽流水线以及企业级可靠性为核心特色的高性能RISC-V CPU产品体系。
李华庆表示，凡是Arm Neoverse N2、N3能够覆盖的应用场景，高性能RISC-V同样具备竞争能力。同时，依托RISC-V开放架构，公司还将继续探索存算一体、光计算等新型计算架构的融合创新，为下一代智能计算提供更多可能。
