你的位置:首页 > 电路保护 > 正文

USB3.0接口保护ESD应用

发布时间:2021-09-09 来源:Leiditech 责任编辑:wenwei

【导读】通用串行总线(USB)规范的3.0版本提供了比USB2.0在性能上的飞跃。将数据速率提高了10倍。它还将传输线扩展到3个差分对(与前2.0代中的1个相比)。USB于1996年推出1.0版。在低速度(LS)模式下1.5Mbit/sec,在全速度(FS)模式下12Mbit/秒。在2000年USB2.0进入市场。新的高速(HS)模式可达480Mbit/sec。它仍然向下兼容低速和全速模式。
 
USB3.0特点
 
通用串行总线(USB)规范的3.0版本提供了比USB2.0在性能上的飞跃。将数据速率提高了10倍。它还将传输线扩展到3个差分对(与前2.0代中的1个相比)。USB于1996年推出1.0版。在低速度(LS)模式下1.5Mbit/sec,在全速度(FS)模式下12Mbit/秒。在2000年USB2.0进入市场。新的高速(HS)模式可达480Mbit/sec。它仍然向下兼容低速和全速模式。
 
目前,USB2.0是最广泛、最通用的外部数据接口之一。已成为所有计算机系统的默认标准接口。
 
USB2.0接口也广泛应用于消费电子产品。比如便携式摄像机、数码相机、数码音乐播放器、游戏机、DVD/蓝光播放器和电视等设备都使用USB。它也广泛应用于便携式设备,如智能手机和网络设备如DSL/路由器单元。
 
静电保护设计考虑
 
对于整个USB3.0链接,以下设计考虑应注意:
 
以下强制性的。
 
• 非微分耦合线必须最小化。它们对眼图有重要的影响。
• 90欧姆差别的线宽和线距:耦合的PCB道不应太窄,以避免额外的损失,并在制造时要足够坚固。差动道之间的线宽0.007"(0.178mm)和线距0.007"(0.178mm)是在生产时最佳的选择。
• 微分耦合连接(减少对斜)的正负线(包括USB3.0电缆)之间的相同延迟(线长)是需要的。这对于保持高信号完整性和避免共模反射是很重要的。
 
USB3.0接口保护ESD应用
图1展示了USB3.0标准-A连接器部分与ESD保护器件相结合的布局图例
 
上图中,采用雷卯的ULC0544P10保护保护SuperSpeed的TX和RX数据对。
 
SR05封装SOT-143保护USB2.0线对D+和D-,同时SR05内部有一个瞬态电压抑制器(TVS)保护VBUS。ULC0544P10有4条超低线接地,电容为0.3pF,保护USB高速信号完整性。
 
ESD的小型化需求
 
ESD保护器件的小型化带来了额外的问题。和较大的模具相比要更高的钳位和低的稳健性。雷卯电子的新芯片设计缓解了这一问题。根据IEC61000-4-2,ULC0544P10箝位8kV接触放电,是一个很低的6V的钳位电压在30nSec点测量。如图2所示。对于-8KVESD放电钳位通常是一个二极管压降(1.2V)接地。单向二极管直接传导到地。
 
USB3.0接口保护ESD应用
图2:+8kV接触放电IEC61000-4-2。
 
眼图
 
USB3.0接口保护ESD应用
图3:USB3.0的眼图(ULC0544P10)。
 
由上面眼图可知,线路电容对眼罩的影响很小。超高速数据传输系统存在严重的设计障碍。设计必须确保接收机一定程度的信号完整性。高信号完整性对实现低误码率是很重要的(例对于USB3.0Superspeed,1E-12的误码率是典型的)。信号完整性其特点如上述眼图。
 
在一个不受带宽限制的完美系统中,眼图将是完全开放的。在实际系统中,信号上升时间/下降时间受到TX和RX阻抗(90欧姆差分)的限制)。这与TX侧和RX侧的所有寄生电容相结合。这些寄生电容在USB3.0收发器内,和/或在PCB外部。外部可能是由不匹配的PCB线、USB3.0连接器或其他并联电容器引起的。并联电容器的数值应尽可能小。USB3.0电缆的低通频率响应也必须考虑在内。为了补偿频率的衰减,信号通过TX和RX的专用均衡来调谐。
 
规格书
 
以下是ULC0544P10的规格书部分内容,可以看到低钳位的特性。
 
USB3.0接口保护ESD应用
 
 
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理。
 
推荐阅读:
 
第三代半导体热潮“带货”沉积设备需求,供应链与服务本地化成关键考量
晶振为什么不能放置在PCB边缘?
大功率晶闸管参数解析之开关特性
Digi-Key开售Red Pitaya的@HOME套件,将实验室练习带到远程或居家环境中
仿真看世界之650V混合SiC单管的开关特性
特别推荐
技术文章更多>>
技术白皮书下载更多>>
热门搜索
 

关闭

 

关闭