杂音传播到非开关引脚
　　
开关引脚是很明显的噪声源，更糟糕的是，它会对不相连的引脚产生辐射影响。
　　
（1）控制器供电系统
　　
供应系统一般是由一个或多个电源引脚以及相对应的地引脚组成，MCU一般提供几种隔离供电系统，不同的电源以及相对应的地是彼此相互隔离的，每个供电系统必须至少有一个去耦电容，在较宽的频率范围提供所需低阻抗电源。
　　
在MCU内部，任何组件都直接或间接地连接到至少一个供电系统上，这样，MCU内部任何转换都会引起电流流动。电流辐射是与电流流动的环路面积成正比的，因此，这些回路要设计尽可能小，在这最佳示例是MCU与去耦电容之间的电流回路。
　　
任何电源都具有非0Ω的源阻抗，特别是在频率较高的情况下，导线电感阻抗变得很大时，因此脉冲电流会将纹波叠加到直流电源上以至引起辐射，所以提供给MCU低阻抗的电源，可减少这种辐射。

（2）内核到I/O口的串扰噪声
　　
（a）共同阻抗耦合∶任何两个电路在它们的供电时共享同一阻抗，彼此之间将会产生串扰杂讯。这个杂讯是由与压降相关的核电流引起的，这的压降是通过粘合线和引脚自感引起的，在图4中以电阻的形式表示。即使PCB的电源电压系统是远离各种纹波电压，但片内电源也是有噪声的。因为埠缓冲区和内核是同一种内部电源，杂讯通过启动的电晶体传递到每个输出接脚，这不仅影响输出管脚，还影响输入引脚，输入引脚被影响取决于芯片内部的寄生电容（例如保护电路）。在对EME敏感的情况下，可能需要对每一个引脚滤波，至少对于多引脚的MCU，这是基于成本和空间的原因。如图4的右半部分是内核隔离供电系统的例子，通过此办法耦合到外部。为了有效避共同阻抗耦合的弊端，应该从电源和地面两方面的隔离来考虑，这样，内核的I/O埠关联辐射可大大改善。

图4：共享与隔离电源的串扰　　

（b）容性和感性耦合∶共同阻抗耦合是引起从内核到I/O埠的串扰的重要原因，不过，容性和感性耦合在芯片内部或者包装上也会发生。由于具有相当高的源阻抗，电容耦合应该不会有太大问题。只要一个高频电流在另一条导线边流过，就会发生电感耦合，在芯片内部，通过优化走线已经把这一效应降至最低，但是粘合线难以优化，因为它是一个高度连接结构，因此与内核电源和地引脚附近的引脚，必须要考虑内核关联噪声。

（3）I/O埠间的串扰
　　
如上所述，由于共同阻抗耦合的串扰效应一般也发生在I/ O埠之间。显然，不是每一个I/O埠可以被提供独立的供电系统。虽然串扰的影响可以通过芯片设计措施减到最低，但不能避免。比如，应用方面可以利用的对策是降低频率或对影响最严重引脚进行滤波。通常输入的串扰比输出的串扰低，重新配置输入和输出可以帮助解决这个问题，不必要的开关信号也应该避免，例如，如果系统时钟驱动器没有被使用（引脚开路）但处于活动状态，只要对其它 I/O埠的串扰稍高，就不符合EME的苛刻要求。

图5：I/O埠间的串扰

MCU的片上EMC措施
　　
多年来，CMOS技术MCU集成了各种EMC技术，虽然片上电容和倍频时钟发生器是有效的，但对PCB的设计方面却没有任何措施。

片上电容
　　
EME优化退耦目标是通过一个或更多的去耦电容提供一个最高所需高频电流。高频电流存放在片上的开关电路中环路越多和电容越低对其它供电电路影响较大。为优化连接线路的阻抗，通常电容尽可能接近MCU的供电引脚。为减少电流环路辐射，应当减少环路面积。仅用PCB设计技术难以实现最大程度的改善。因此，惯用对策是将部分去耦电容放到芯片内部从而减少连接阻抗，并且适当的考虑电流回路面积，这些片上电容太小以至不能提供整个芯片去耦，所以PCB上的电容仍是必要的，然而，对于较高的频率范围，它们可以很好地减少辐射。

扩展时钟产生器频谱（SSCG）
　　
高频窄带辐射相对宽带辐射更重要。窄带频谱仅仅是部分离散频率，而在中间显示环境噪音，糟糕的是，只要有一个高峰值超过限额，应用系统就不能通过测试，而宽频带地区可能会距离限制较远，通过调节CPU的运行频率，高频能量分布在较广泛的频率范围，从而减少尖峰能量。

多种隔离电源
　　
广泛的使用电源隔离，可以有效减低MCU内核和I/O埠之间的串扰。更有甚者，类比电路、时钟发生器和外部汇流排界面可单独供电。为获得最好的效果，通常在电源和地面处隔离，即便这会引起相当高的内部ESD保护效应。除了保护效果之外，这一措施的运用被引脚的实际可行性限制，特别是在具有少数引脚的小封装上。另一方面，多引脚的器件可能具有多个电源引脚为同一个系统供电，以减少 PCB和片上供电系统之间的连接阻抗。
　　
当然，在内核和I/O驱动器或其它隔离电路之间也有一些内部控制信号。虽然是隔离供电，但为了保持两种供应系统具有相同的地电势，PCB的地之间必须通过低阻抗连接。

图6：关注地面阻抗

邻近的电源和地引脚
　　
大多数MCU封装都有相邻电源引脚，这些引脚使PCB设计者能更轻易地减少MCU与退耦电容之间的电流环路面积。当然，要最小化环路面积，每相邻电源引脚对之间要有一个电容，不仅降低了环路面积，也减少了退耦电容的连接阻抗。
　　
在PCB设计时需要引起注意的是，尽可能地靠近供应引脚放置退耦电容，把每条线当成具有阻抗的导线考虑，尤其是去耦电路和供电系统板之间的连接应慎重考虑。

图7：邻近的电源引脚

根据以上介绍，现将MCU使用中，一些有效的PCB设计方法介绍如下∶
　　
（1）直接半导体远场辐射可以忽略，因为片内结构很小以至不能形成有效的天线。MCU产生电流和电压影响PCB布局和电缆连接，而PCB和导线形成的天线结构影响微控制器EMC特性，因此远场辐射主要是电流，电压和阻抗的问题。
（2） 频率提高时，任何导线都会有电感，形成明显的阻抗，尤其是在滤波电路中任何线路的阻抗是必须考虑的。
（3） 高频窄带杂讯通常比宽带杂讯明显得多。与器件的工作频率相关的辐射主要是内核的地面电流辐射，振荡器的噪声影响是相当低的，外部记忆体接口的最关键信号是系统及记忆体的时钟驱动器。
（4） 对于频繁切换的I/O信号特别是重复信号，必须考虑它对应用系统的辐射。系统时钟驱动器不应该用于对EME敏感的应用设备中。