【导读】PFC比值的大小能够直接反映电力的有效利用程度。很多电源类产品在生产时，都会对PFC有所要求。本篇文章主要介绍PFC段的设计中经常会遇到的两个问题。以及针对这两个PFC段设计中常见的问题给出的解决方案。
功率因数校正的缩写是PFC，PFC其实是一种数值关系，是有效的功率和总耗电量之比。PFC比值的大小能够直接反映电力的有效利用程度。现代人的生活节奏越来越快，对科技产品的要求也越来越高。很多电源类产品在生产时，都会对PFC有所要求。
图1 ZCD引脚上的调整
提高PFC的方法多种多样，本篇文章当中将为大家介绍一种能够对PFC段性能进行提高的方法，这种方法通过改善线路的工作状态来进行调整，如图1所示，在VCC与引脚5(ZCD引脚)之间布设一颗电阻，能够减轻或抑制这个现象。这样一来，ZCD引脚上就产生了偏置。
在测试的应用中，VCC为15V，且Rzcd=68kΩ。在VCC与引脚5之间增加一颗电阻Roff=680kΩ，就改变了施加在引脚5(ZCD引脚)上的电压。退磁相位期间ZCD引脚上施加的实际VAUX电压就变为：
然后，施加在引脚5上的电压就为偏置。事实上，这就像是VAUX电压与减小了1.36V的ZCD阈值比较。这样一来，新的实际ZCD阈值就是：
Vpin5上升：最低值为0.74V，典型值为0.94V,最大值为1.14V。
Vpin5下降：最低值为0.14V，典型值为0.24V,最大值为0.44V。
图2 调整改善器件工作
ZCD阈值的下降起到了增加ZCD精度的作用，与此同时，能够很有效的抑制CCM的工作。在相同条件下获得的波特图(见图2)就证实了这一点。
在这里需要注意的是，Vpin5下降(案例中是1.5V)时，偏置必须保持在低于ZCD最低阈值。这是为了确保新的实际ZCD阈值(Vpin5下降时) 保持高于0V。否则，系统可能难于检测磁芯复位并因此启动新的开关序列。出于这个目的，应当考虑到VCC的变化。
[page]
启动时的大过冲
正弦电流能够为负载提供相应的平均需求方波正弦功率，PFC段也从输入线路正弦波电压裕安来吸收它们。输出电容(大电容)“吸收”实际提供的功率与负载消耗的功率之差值。
馈送给负载的功率低于需求时，输出电容放电，补偿功率差额。提供的功率超过负载功耗时，输出电容充电，存储多余的能量。
图3输出电压纹波
所以，输出电压呈现出输入线路频率2倍的低频交流含量。不利的是，PFC电流整形(current-shaping)方法均基于控制信号无纹波的假设。否则，就不能够优化功率因数，因为输入线路电流重新复制了控制信号失真。这就是众所周知的PFC电路动态性能差的原因。它们的稳压环路带宽设得极低，从而抑制100Hz或120Hz纹波，否则输出电压就会注入这纹波。
图4 启动相位期间的过冲
由于系统极慢，PFC段遭受陡峭的负载或输入电压变化时，会在大电容上呈现出大的过冲(over-shoot)或欠冲(under-shoot)。启动序列就是这些瞬态中的一种，能够产生大的电压过应力(over-stress)。
图4展示能在启动相位期间观察到的那类过冲。这波特图是使用由NCP1607驱动，负载是下行转换器的PFC段获得的。
承受启动过冲
大部分人认为，应用软启动是在控制器的选择当中最需要存在的一个功能，但是实际上，它并非必须存在的功能特性。此外，从定义来看，这种功能减缓了启动速度，而这并非总是可以接受。
图5 小幅调整反馈网络
[page]
另一个需要面对的选择是，是否需要在反馈感测电阻分压器处增加一个电容。如图5所示。在这个图中，我们假定感测网络中上部的电阻分割为两个电阻，而电容Cfb并联连接在其中一个电阻的两端。如果控制电路中嵌入了传统的误差放大器，然后分析此时电容Cfb的影响。在稳态，Cfb改变了传递函数。通过检测，我们立即注意到它增加了：
处于下述频率的一个零点：
最后，两种配置中都获得相同的极点。这些条件(RfbU1≈RfbU2)或(RfbU1≤RfbU2)并非限制性条件。相反，满足这些条件是明智之举，因为RfbU1两端的电压及相应的Cfb两端的电压取决于RfbU1值与(RfbU1+RfbU2+RfbL)总电阻值的相对比较关系。这就是为什么它们是现实可行的原因。
如果RfbU1与RfbU2这两个电阻拥有类似阻值：
如果RfbU1与RfbU2处在相同范围，低频增益就略微增加，交越频率就跟随fp与fz的相同比率增加。如果与RfbU2相比RfbU1极小，我们就获得在控制至输出传递函数中抵消(cancel)的极点和零点。这样，增加Cfb就对环路和交越频率没有影响。事实上，特别是在RfbL=RfbU2时，这个增加的电容并不会大幅改变PFC段的动态性能。
但是，这个新增加的电容并非是多余的，它有着比较重要的作用，当启动相位时，这个电容才能真正的发挥作用。当输出电压上升时，Cfb电容也充电。Cfb充电电流增加到反馈电流中，所以稳压电平临时降低。这增加的电流与Cfb电容值成正比，并取决于输出电压的陡峭度，因此，在输出电压快速充电时，这个影响更引人注目。
本篇文章主要介绍了PFC段的设计中经常会遇到的两个问题。当功率因数退化或着产生明显的噪音时，可在电路当中增加一个电阻来解决这个问题。此外，在启动序列期间，PFC段也有可能产生比较大的过冲，此时就需要在电路当中添加电容来达到抑制的目的。之所以对这两种方法进行介绍，是因为即便是已经到了设计的后半段时期，这两种调整方法还是非常容易在电路中得以实现的。
