你的位置:首页 > 电源管理 > 正文

如何给核心板的底板设计电源?

发布时间:2023-02-07 来源:ZLG 责任编辑:wenwei

【导读】在选型某一款核心板后,硬件工程师将会针对自己的产品应用设计底板,除了外设的功能电路外,底板电源设计也是一款产品好坏的关键。结合ZLG致远电子的核心板产品,本文将对底板的电源设计提供一些方法及参考。


确定各供电电源的电压和电流


底板的供电电源可以简单划分为核心板的电源和其它外设的电源,如图1所示。ZLG致远电子的核心板一般只需底板供一路电源,且一般为5V,电流则各款核心板各有不同,如M1107系列核心板要求电流为0.8A(峰值电流)。其它外设电源的电压、电流则需要根据外设的供电需求确定,如显示屏、摄像头模块、以太网、USB设备等供电。底板连接核心板IO口时是要电平匹配的,所以外设至少包括与核心板IO口电平相等的电压,如M1107系列核心板的3.3V,M3568系列核心板的3.3V、1.8V。


1673525155809604.png

图1 底板供电电源


确定底板电源的架构


输入电源不同、外设不同,底板的电源架构会有所不同,但基本可套用图2中的电源架构,具体可根据实际应用增加或变化。图2采用的是两级电源架构,一级电源由输入转5V供给核心板及其它外设,二级电源由5V转各外设需求的电压。


1673525142753533.png

图2 两级电源架构


实际应用时,外设本身需求电流小且要求纹波小通常选用LDO供电,如果需求电压还很低,如1.2V,这时还是5V转1.2V就不太适合了,3.3V转1.2V或2.5转1.2V效率更高,这时就得在图2后面加第三级电源。同样如果底板的输入需求是交流市电,则需要在图2前面加一级电源,如图3所示。


1673525128733416.png

图3 交流市电输入三级电源架构


选型电源芯片,设计电源电路


根据前面确定的各供电电源的电压、电流及电源架构,可以选型满足需求的电源芯片,设计电源电路。DC-DC电源具有效率高、转换压差大、电流输出能力强的优点,但纹波和噪声较大;LDO电源具有噪声小、电路简单的优点,但效率较低、输出电流能力较弱。下面针对图2的电源架构简单讲解电源电路的设计。


1. 图2中一级电源需要将高电压转换到低电压,同时输出电流较大,一般采用DC-DC电源,可根据输入电压、输出电压和负载电流选择合适的DC-DC电源芯片,设计电源电路。图4为M1107系列评估底板的电源设计,一级电源采用的是非隔离降压DC-DC芯片,该芯片的输入电压范围为4.5V-28V,输出电流3A,符合12V输入和5V/2A输出的要求。


1673525113429276.png

图4 M1107系列评估底板的电源设计


在一些干扰比较大或底板本身对干扰要求比较严格的应用场景,一级电源可以考虑采用隔离电源方案,图5中的一级电源使用的是ZLG致远电子的E_UHBD-15W系列隔离电源的E2405UHBD-15W,隔离电压1500VDC,可有效解决系统因静电、浪涌而导致供电不稳定的问题。


1673525096698346.png

图5 前级隔离电源方案


2. 图2中的二级电源主要是考虑用非隔离的DC-DC电源还是LDO电源,一般数字信号、压差大、载流较大的选DC-DC电源,而模拟信号、压差小、载流小的选LDO电源。如果是采用DC-DC电源和一级电源的设计方法一样,如果是LDO则应考虑(压差X载流)是否满足热阻、温升及功耗等参数。


底板和核心板组合上电时序的设计


ZLG致远电子的核心板一般是5V供电的,底板的5V上电后核心板的其它电源会按照设计的上电时序依次上电,这些电源包括了IO口电平,IO口是跟底板的外设相连的,为了电平匹配,底板也同时设计了相等的电压。那问题来了,是核心板的I0口电平先上电还是底板的IO口电平先上电?底板的IO口电平能不能早于核心板的IO口电平上电?如果底板的IO口电平更早上电,底板的IO口电流有可能通过IO口倒灌回核心板的CPU或其它外设,进而导致核心板的上电时序逻辑混乱,或者启动模式引脚状态检测错误导致无法启动。所以底板设计也需要考虑上电时序的问题,但也相对简单,设计时底板的外设供电比核心板的IO口电平上电迟就行,一般有两种设计方法,如下。


1. RC延时使能


一般核心板的IO口电平为3.3V或1.8V,它们是经过5V降压转换得来,而底板的IO电平也是5V降压转换得来,既然是同一路电源转换得到,可以在底板设计时用RC延时电路接到电源芯片使能脚,计算RC的延时时间大于核心板的IO口电平上电时间。图6为M1107系列评估底板3.3V的设计,根据下面公式算得延时时间td为13.28ms,公式中VEN为电源芯片的高电平使能阈值电平,该芯片为1.2V。同时该芯片的软启动时间为0.5ms,所以总延时为13.78ms,查看M1107系列核心板,3.3V的延时为0.77ms,满足底板IO口电平上电时间大于核心板IO口电平上电时间的要求。


1673524955649994.png

1673524943256954.png

图6 M1107系列评估底板3.3V的RC延时使能设计


2. 利用核心板的PWR_OK引脚使能电源芯片


ZLG致远电子的一些核心板会引出PWR_OK(或PGOOD)引脚,设计该引脚的目的就是为了底板的上电时序,该引脚在核心板IO口电平上电完成后会输出高电平,可以将该引脚连到底板的电源芯片使能引脚,使底板的IO口电平后上电。图7为M3568系列核心板的评估底板3.3V的电源设计。


1673524929521983.png

图7 M3568系列评估底板3.3V的PWR_OK使能设计



免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理。


推荐阅读:


防静电和浪涌TVS layout设计要点

满足严格效率和性能规格且尺寸要小的电源,需要搭配什么样的控制器?

碳化硅MOSFET尖峰的抑制

恒电势器模块支持实现电化学生物传感器护理点诊断

瞄准智能制造、新能源汽车等新兴关键数据存储需求,FeRAM发力智能物联时代增量市场

特别推荐
技术文章更多>>
技术白皮书下载更多>>
热门搜索
 

关闭

 

关闭