【导读】MOS 晶体管正在按比例缩小,以限度地提高集成电路内的封装密度。这导致氧化物厚度的减少,进而降低了 MOS 器件的阈值电压。在较低的阈值电压下,漏电流变得很大并有助于功耗。这就是为什么了解 MOS 晶体管中各种类型的漏电流至关重要。
MOS 晶体管正在按比例缩小,以限度地提高集成电路内的封装密度。这导致氧化物厚度的减少,进而降低了 MOS 器件的阈值电压。在较低的阈值电压下,漏电流变得很大并有助于功耗。这就是为什么了解 MOS 晶体管中各种类型的漏电流至关重要。
在我们尝试了解各种漏电流成分之前,让我们先回顾一下 MOS 晶体管的概念。这将帮助我们更好地了解该主题。
回顾 MOS 晶体管结构
MOS 晶体管结构由金属、氧化物和半导体结构(因此称为 MOS)组成。
考虑一个 NMOS 晶体管,它具有 p 衬底和 n+ 扩散阱作为漏极端子和源极端子。氧化物层由 SiO 2制成,并生长在漏极和源极之间的沟道上方。栅极端由n+掺杂的多晶硅或铝制成。
图 1. NMOS 晶体管的鸟瞰图。所有图片来自 SM Kang,Y. Leblebici,CMOS 数字集成电路, TMH,2003,第 3 章,第 83-93 页
在无偏置条件下,漏极/源极和衬底界面处的 pn 结是反向偏置的。三极管的能带图如图2所示。
图 2. 无偏置 NMOS 晶体管的能带图
如您所见,金属、氧化物和半导体的费米能级自行对齐。由于氧化物-半导体界面处的电压降,Si 能带中存在弯曲。内置电场的方向是从金属到氧化物再到半导体,电压降的方向与电场的方向相反。
这种电压降是由于金属和半导体之间的功函数差异而发生的(部分电压降发生在氧化物上,其余电压降发生在 Si-SiO 2 界面上)。功函数是电子从费米能级逃逸到自由空间所需的能量。您可以在Jordan Edmunds 的这段视频中了解有关 MOS 晶体管能带图和能带弯曲的更多信息。
积累
接下来,假设栅极具有负电压,而漏极和衬底接地的源极。由于负电压,衬底中的空穴(多数载流子)被吸引到表面。这种现象称为积累。基板中的少数载流子(电子)被推回到基板深处。下面给出相应的能带图。
图 3.栅极端负电压的 NMOS 晶体管的能带图
由于电场的方向是从半导体到氧化物再到金属,因此能带向相反方向弯曲。另外,请注意费米能级的变化。
耗尽区和耗尽区
或者,考虑栅极电压刚好大于零。空穴被排斥回到衬底中,通道中的任何移动电荷载流子都被耗尽。这种现象称为耗尽,会产生比无偏条件下更宽的耗尽区。
图 4. NMOS 中的耗尽区
图 5. 图 4 中 NMOS 耗尽区的相应能带图
由于电场是从金属到氧化物再到半导体,因此能带向下弯曲。
地表反转
如果进一步提高栅极的正电压,则衬底中的少数载流子(电子)被吸引到沟道表面。这种现象称为表面反转,表面刚好反转时的栅极电压称为阈值电压 (Vth )。
图 6. NMOS 晶体管的表面反转
图 7.图 6 中 NMOS 晶体管的相应能带图
电子在源极和漏极之间形成传导通道。如果漏极电压随后从零电位增加,则漏极电流 (Id )开始在源极和漏极之间流动。能带进一步向下弯曲并在半导体-氧化物界面处弯曲。
这里,本征费米能级小于 p 型衬底的费米能级。这支持了这样的观点,即在表面,半导体是 n 型的(在 n 型材料的能带图中,本征费米能级的能级低于施主能级)。
免责声明:本文为转载文章,转载此文目的在于传递更多信息,版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题,请联系小编进行处理。
推荐阅读: