一、 历史：

 

真空管的发明开创了电子工业。这些装置将控制真空中电子的流动。但是，在第二次世界大战之后，人们发现由于大量的分立元件，这些器件的复杂性和功耗都在显著增加。结果，这些设备的性能会持续下降。其中一个例子是波音B-29，在战争期间，它将由300-1000个真空管组成。每增加一个部件都会降低可靠性并增加故障排除时间。

 

1947年，贝尔实验室的约翰·巴登、威廉·肖克利和沃特·布拉坦公布了第一台工作正常的点接触锗晶体管，这是一项重大突破。1950年，肖克利发明了第一个双极结晶体管（BJT）。与真空管相比，晶体管更可靠、更省电、体积更小。晶体管是一个三端器件，可以看作是一个电控开关。其中一个终端充当控制终端。理想情况下，如果电流被施加到控制终端上，则该设备将充当两个终端之间的闭合开关，而这两个终端则表现为一个开路开关。1958年，德克萨斯仪器公司的杰克·基尔比制造了第一个集成电路，由两个双极晶体管连接在一块硅上，由此开创了“硅时代”。早期的集成电路使用双极结晶体管。BJT的一个缺点是由于较大的静态功耗。这意味着即使在电路没有开的情况下，电能也会被消耗掉。这限制了可以集成到单个硅芯片中的晶体管的最大数量。

 

1963年，Fairchild的frankwanlass和C.T.Sah公布了第一个逻辑门，其中n沟道和p沟道晶体管被用在互补对称电路结构中。这就是今天所说的CMOS。它的静态功耗几乎为零。

 

早期的集成电路使用NMOS技术，因为NMOS工艺相当简单，成本较低，而且与CMOS技术相比，可以将更多的器件封装到单个芯片中。第一个微处理器是由英特尔公司在1971年宣布的。

 

由于NMOS晶体管的静态功耗要比CMOS大得多，上世纪80年代，成千上万的晶体管被集成到一个芯片上，集成电路的功耗成为一个严重的问题。由于低功耗、性能可靠、速度快等特点，CMOS技术将在几乎所有的数字应用中采用并取代NMOS和双极技术。

 

在接下来的几年里，随着芯片封装密度和微电子产品的性能成本比的进一步提高，CMOS的规模化和工艺技术的改进使电路速度不断提高。

 

在这里，我们讨论体硅CMOS技术，缩放的必要性和重要性，他们的各种影响和相关的解决方案。我们还讨论了晶体管材料和任何先进技术节点中使用的新材料的物理缩放限制。如今，由于在32nm以下的技术节点遇到了各种限制，业界正在从使用规划器晶体管技术开始。我们讨论了新的器件结构：SOI和FinFET取代了planner体晶体管。

 

二 MOSFET器件概述：

 

在这里，我们首先讨论CMOS核心单元MOSFET或简单MOS的基本结构、工作原理和重要术语。第一个成功的MOS晶体管将使用金属作为栅极材料，SiO2（氧化物）用作绝缘体，半导体用作衬底。因此，这种器件被命名为MOS晶体管。场效应晶体管（FET）这个名字是指当一个电场通过栅极氧化物时，由晶体管打开和关闭栅极。

 

MOS结构：

 

根据导电沟道的类型，可以看出两种MOS结构：n沟道MOS和p沟道MOS。在这里，我们将只概述NMOS晶体管，因为这两个晶体管本质上是互补的。

 

MOS晶体管是一种具有终端漏极、源极、栅极和衬底的四端器件。图1显示了NMOS的三维结构。NMOS晶体管形成在p型硅衬底（也称为主体）上。在装置的顶部中心部分，形成一个低阻电极，该电极通过绝缘体与主体分离。通常采用n型或p型重掺杂的多晶硅作为栅极材料。在这里，二氧化硅（二氧化硅或简单的氧化物）被用作绝缘体。通过将施主杂质注入衬底的两侧，形成源和漏。在图1中，这些区域用n+表示，表示施主杂质的重掺杂。这种重掺杂导致这些区域的低电阻率。

 

如果两个n+区在不同的电位下偏压，低电位的n+区将作为源区，而另一个区将作为漏区。因此，漏极和源极可以根据施加在它们上的电位互换。源极和漏极之间的区域被称为宽度为W，长度为L的沟道，它在决定MOS晶体管的特性方面起着重要的作用。

 

 

MOS工作原理：

 

对于MOS晶体管，栅极电压决定漏极和源极之间的电流是否会流动。让我们进一步看。当一个足够正的Vgs电压施加到nmo的栅极上时，正电荷被放置在栅极上，如图3所示。这些正电荷将排斥p型衬底的多数载流子，即衬底上的空穴，留下负电荷受体离子，形成耗尽区。如果我们进一步增加Vgs，在某个电位水平上，它甚至会使表面吸引电子。因此，大量的电子被吸引到表面。这种情况被称为反型，因为p型衬底的表面通常有大量的空穴，而沟道中有大量的电子。

 

漏极到衬底和源极到衬底保持反向偏压。在图2中，源到体保持零偏差。由于漏极电位比源极电位更为正，因此与源侧相比，漏体间的反向偏压更大，导致漏极区下的耗尽层更深。

 

当正电位通过漏极施加到源极时，电子从源极流过导电通道，并从漏极形成电流流出。因此，正电流Id从漏极流向源。

 

图2 NMOS晶体管的反型层

 

 

推荐阅读：