Zero Touch安全配置工具包

利用AWS IoT服务中的Just-In-Time-Registration功能结合强制TLS 1.2和相互身份验证 - 批量证书上传从未如此简单。

TE K 型热电偶连接器

设计具有出色的连接性,TE K 型热电偶连接器采用推入式锁定设计以便于插接, 金属锁定装置的形状可防止意外插接。

Molex I/O互连系统的解决方案

具有业界领先的端口密度、多协议应用支持以及增强的信号完整性,适用于存储、移动以及企业行业的PCIe和SAS 解决方案。

Vishay新增侧边图形SDWP基板 为提高定制薄膜基板设计灵活性与密度

2015-03-10 [责任编辑:susan]
分享到:
0分
【导读】2015 年 3 月10 日,Vishay Intertechnology Inc.宣布,为其定制薄膜基板新增SDWP基板,这是一种侧边图形,能使得Vishay用小的线路宽度和间隔尺寸,在基板的最多4个表面上制造出导电图形,可在国防、航天、医疗和电信设备里提高设计灵活性和密度,以实现小型化。
 
不像采用镀层或填孔的传统方法,Vishay Dale Resistors Electro-Films产品线使用能在侧边和上表面进行芯片粘结或引线键合的SDWP基板。与引线键合相比,侧边图形连接的电感更低,因此在高频下工作得更好,使得这些器件非常适合机电或光电应用里的定制电路,射频应用中的高频电路,以及高比特率收发器(TOSA/ROSA)。薄膜器件适合芯片粘结或引线键合,线路宽度和间隔小于0.003英寸,公差低至±0.001英寸。
    
使用这种基板,设计者可以在芯片的上表面和下表面之间实现连续的导电图形,把引线键合连到芯片侧边的印制线上,或用pin脚与芯片的侧边实现接触。SDWP还能让设计者把芯片安装在基板上,在直立组装中定位基板的位置,且引线键合放到变成基板“上表面”的地方,这样就能与产品里的光纤、棱镜和透镜等光学元件实现更好的集成。
 
SDWP基板的镀层厚度小于0.025英寸,最小线宽和间隔小于0.003英寸,线宽和间隔公差低至±0.001英寸。与厚膜方案相比,薄膜器件的导线宽度和间隔尺寸小2到3倍,并且尺寸公差更严。基板使用了多种金属材料,包括TiW/Au/Au镀层、TiW/Au/Ni镀层/Au镀层,以及Cr/Cu/Cu镀层/Ni镀层/Au镀层。
 


 
关键字:SDWP基板 定制薄膜基板 
本文链接:http://www.cntronics.com/cp-art/80027337
分享到:
推荐给同仁
0
0
查看全部评论
有人回复时发邮件通知我

相关阅读

关于我们 | About Us | 联系我们 | 隐私政策 | 版权申明 | 投稿信箱

反馈建议:editor@eecnt.com     客服电话:0755-26727371

Copyright © WWW.CNTRONICS.COM  All Rights Reserved 深圳市中电网络技术有限公司 版权所有   粤ICP备10202284号-1 未经书面许可,不得转载本网站内容。